

# Built-In Self-Testing

---

M. Favalli

Engineering Department in Ferrara

## Introduzione

---

## Sommario

- Motivazioni
- Definizioni
- Test pattern generation per BIST
- Response compaction per BIST
  - aliasing probability
- Esempio

## Motivazioni - I

- Collaudo di un sistema, scheda o circuito integrato durante la loro normale vita operativa
- Applicato inizialmente a livello di sistema con approcci basati su software specifico per collaudo e diagnosi che risultavano in
  - bassi livelli di copertura
  - bassa risoluzione nella diagnosi
  - scarsa velocità
- Il BIST hardware a livello di sistema
  - semplifica il collaudo e la diagnosi
  - migliora l'affidabilità del sistema
  - migliore mantenimento del sistema



- Il BIST é stato poi esteso al livello di circuito integrato
- Impatto sul collaudo di produzione
  - migliora controllabilità e osservabilità
  - semplifica i compiti della test generation e riduce il tempo di applicazione delle sequenze di collaudo
  - riduce la lunghezza delle sequenze di collaudo degli ATE
  - consente ad ATE lenti di collaudare i circuiti alla loro normale velocità di funzionamento
- Consente di collaudare il circuito durante la sua vita operativa migliorando l'affidabilità dei sistemi in cui é inserito
- Si cerca di portare l'ATE sul circuito integrato
- Il numero elevato di vettori di test gestiti dall'ATE richiederebbe di inserire nell'integrato una memoria di grandi dimensioni per contenere i vettori di ingresso e uscita
- Bisogna trovare il modo di generare i vettori di ingresso con circuiti compatti verificare la correttezza della risposta con circuiti compatti

- Area overhead
  - test controller
  - hardware pattern generator
  - hardware response analyzer
  - collaudo dell'hardware di BIST
- Pin overhead, almeno un pin
- Overhead sulle prestazioni
  - ritardi addizionali
  - incremento nel consumo di potenza
- Perdita di resa dovuta all'incremento di area
- Riduzione dell'affidabilità sempre dovuta all'incremento di area

Per il BIST si possono definire obiettivi di collaudo per il collaudo di produzione (dove il BIST lavora con un ATE) e per il collaudo durante la vita operativo del circuito

- stuck-at singoli
- delay faults
- transistor faults
- bridgings
- stuck-at nell'hw di BIST

- Hardware dedicato che attiva i processi di collaudo a livello di sistema, scheda e circuito integrato
- Queste operazioni possono essere svolte in parallelo




- Il BIST non può collaudare interconnessioni e transistor dai PI fino alla logica di ingresso al MPX e dall'uscita del CUT fino ai PO

## Hardware pattern generator

- Traduzione diretta di un test set deterministico in hardware: ROM e contatore per generare gli indirizzi
  - area eccessiva
- Collaudo esaustivo: un contatore genera tutti i possibili vettori di test
  - tempi di collaudo eccessivi
  - se si riduce il numero di vettori di test la loro distribuzione risulta tipicamente inadatta al collaudo
- Collaudo pseudocasuale: viene generata una sequenza pseudocasuale di lunghezza inferiore a quella esaustiva mediante un LFSR (o altri tipi di circuito)

## Sequenza pseudocasuale

- Sequenza di configurazioni binarie di  $n$  bit le cui caratteristiche statistiche sono simili a quelle di una sequenza casuale
- Come conseguenza la probabilità di avere 1 su uno di tali bit è circa 0.5, quella di avere 01, 10, 11 o 00 su una coppia di tali bit è 0.25 ....
- Possono essere generate con reti compatte come gli Linear Feedback Shift Register (LFSR)



- Traduzione diretta di un test set deterministico in hardware: ROM per memorizzare le risposte e contatore per generare gli indirizzi
- Collaudo esaustivo e pseudorandom testing
  - compressore: nessuna perdita di informazione, ma area overhead elevato
  - compattatore: perdita di informazione (alcune sequenze di risposte con errori sono classificate come fault-free) con overhead ridotti
- I compattatori possono essere basati su
  - contatori di 1 o di transizioni
  - LFSR con minori probabilità di produrre falsi negativi


## Hardware pattern generator

## Test generation pseudoesaustiva


- Si è visto come la generazione esaustiva sia non fattibile
- Si partiziona il circuito in fanin cones ciascuno dei quali viene collaudato esaustivamente
- Backtrace dai PO individuando i PI che li influenzano
- L'operazione non sempre è possibile e la copertura di guasto può essere incompleta

## Esempio

Riduzione da  $2^8$  vettori di test a  $2^6$




- Il problema di questa tecnica con i circuiti combinatori é data dai guasti random resistant



- I circuiti sequenziali possono dare luogo a ulteriori difficoltà

- Basato su LFSR o cellular automata
  - producono sequenze deterministiche statisticamente simili a sequenze puramente casuali
  - la lunghezza delle sequenze puó essere determinata sulla base della copertura di guasto attesa
- Rappresentazione parametrica di un LFSR



## Modello algebrico

## Un LFSR implementa un campo di Galois


$$\begin{bmatrix} x_0(t+1) \\ x_1(t+1) \\ \vdots \\ \vdots \\ x_{n-3}(t+1) \\ x_{n-2}(t+1) \\ x_{n-1}(t+1) \end{bmatrix} = \begin{bmatrix} 0 & 1 & 0 & \dots & 0 & 0 \\ 0 & 0 & 1 & \dots & 0 & 0 \\ \vdots & \vdots & \vdots & \ddots & \vdots & \vdots \\ \vdots & \vdots & \vdots & \ddots & \vdots & \vdots \\ 0 & 0 & 0 & \dots & 1 & 0 \\ 0 & 0 & 0 & \dots & 0 & 1 \\ 1 & h_1 & h_2 & \dots & h_{n-2} & h_{n-1} \end{bmatrix} \begin{bmatrix} x_0(t) \\ x_1(t) \\ \vdots \\ \vdots \\ x_{n-3}(t) \\ x_{n-2}(t) \\ x_{n-1}(t) \end{bmatrix}$$

- Struttura algebrica
  - moltiplicazione per  $X$  realizzata come right shift
  - addizione XOR ( $\oplus$ )
- Matrice companion
  - nella prima colonna si hanno tutti 0 meno l' $n$ -mo elemento che é 1 perché  $x_0$  alimenta sempre  $x_{n-1}$
  - la riga  $n$ -ma rappresenta i coefficienti di retroazione  $h_i$
  - il resto é la matrice identità  $I$  che equivale a un right shift


$X(t+1) = T_s X(t)$ , dove  $T_s$  é detta matrice companion

- Non va inizializzato con  $X = [0, 0, \dots, 0]^t$
- Se  $X_0$  é lo stato iniziale, lo stato procede come  $X_0, T_s X_0, T_s^2 X_0, T_s^3 X_0, \dots$
- Periodo(i) della matrice
  - il piú piccolo  $k$  tale che  $T_s^k = I$
  - $k$  é la lunghezza di ciclo minima (e diversa da 1) dell'LFSR
- Polinomio caratteristico
 
$$f(\chi) = |T_s - I\chi| = 1 + h_1\chi + h_2\chi^2 + \dots + h_{n-1}\chi^{n-1} + \chi^n$$
- Se la lunghezza di ciclo é pari a  $2^n - 1$  l'LFSR si dice di lunghezza massima

Non maximal length:  
 $h_1 = 0, h_2 = 1, h_3 = 0$   
 $(x^4 + x^2 + 1)$



Maximal length:  
 $h_1 = 1, h_2 = 0, h_3 = 0$   
 $(x^4 + x + 1)$




## LFSR con lunghezza massima

- Tipicamente si cerca di utilizzare un LFSR con lunghezza massima perché la sequenza prodotta é piú simile a una casuale
- **Polinomio irreducibile:** é un polinomio che non può essere fattorizzato, il periodo minimo é un divisore di  $2^n - 1$
- Un polinomio irreducibile con periodo  $2^n - 1$  é un **polinomio primitivo** (é un divisore di  $\chi^k + 1$  per  $k = 2^n - 1$ ) ma non per valori piú piccoli)
- Un polinomio primitivo corrisponde a un LFSR di lunghezza massima
- Questi polinomi sono tabulati per diversi valori di  $n$

## LFSR interno

- L'LFSR visto fino a questo momento viene detto esterno
- La versione interna ha un funzionamento simile con qualche vantaggio sul ritardo combinatorio



- Descritto da  $T_m = T_s^t$
- $X(t + 1) = T_m X(t)$
- Polinomio caratteristico  $f(\chi) = |T_m - I X|$ 

$$f(\chi) = 1 + h_1 \chi + h_2 \chi^2 + \dots + h_{n-2} \chi^{n-2} + h_{n-1} \chi^{n-1}$$
- Lo shift verso destra equivale a moltiplicare il polinomio rappresentativo di  $x$ , poi divide per il polinomio caratteristico e mantiene il resto memorizzato

$$\begin{bmatrix} x_0(t + 1) \\ x_1(t + 1) \\ x_2(t + 1) \\ \cdot \\ \cdot \\ \cdot \\ x_{n-2}(t + 1) \\ x_{n-1}(t + 1) \end{bmatrix} = \begin{bmatrix} 0 & 0 & 0 & \dots & 0 & 0 & 1 \\ 0 & 1 & 0 & \dots & 0 & 0 & h_1 \\ 0 & 0 & 1 & \dots & 0 & 0 & h_2 \\ \cdot & \cdot & \cdot & & \cdot & \cdot & \cdot \\ \cdot & \cdot & \cdot & & \cdot & \cdot & \cdot \\ \cdot & \cdot & \cdot & & \cdot & \cdot & \cdot \\ 0 & 0 & 0 & \dots & 1 & 0 & h_{n-2} \\ 0 & 0 & 0 & \dots & 0 & 1 & h_{n-1} \end{bmatrix} \begin{bmatrix} x_0(t) \\ x_1(t) \\ x_2(t) \\ \cdot \\ \cdot \\ \cdot \\ x_{n-2}(t) \\ x_{n-1}(t) \end{bmatrix}$$

$X(t + 1) = T_m X(t)$ , dove  $T_s$  é detta matrice companion

## Come incrementare la copertura di un TPG hardware

## Tecniche per migliorare un TPG hardware

- Weighted pseudorandom generation: non é detto che avere una distribuzione uniforme di probabilità di 1 in ingresso al CUT sia la cosa migliore
  - si può filtrare l'uscita dell'LFSR con una rete combinatoria in modo da cambiare tali probabilità (weight)
- Test pattern augmentation: per rivelare i guasti random resistant si può utilizzare una piccola ROM con i vettori di test mancanti
  - multiplexer condividere le uscite dell'LFSR e della ROM
  - i test set devono essere compattati
- Una tecnica alternativa si basa su un diffrattore che genera un cluster di pattern nelle vicinanze (Hamming) di ogni test contenuto nella ROM
- Reseeding: una piccola ROM contiene un certo numero di stati iniziali per l'LFSR in modo da esploare meglio lo spazio dei possibili vettori di ingresso al circuito da collaudare

## Analisi della risposta

- Tecniche costose: utilizzo di una ROM, duplicazione del circuito o compressione della risposta
- Utilizzo di compattatori
  - conteggio del numero di 1
  - conteggio del numero di transizioni
  - utilizzo di LFSR
- La risposta compattata o **signature** viene confrontata con quella del circuito corretto
- I compattatori perdono informazioni per cui alcune sequenze di uscita errate possono dare luogo alla stessa risposta compattata
- Questo problema viene definito **aliasing** e viene caratterizzato probabilisticamente

## Compattazione della risposta

- Consideriamo per semplicità un singolo PO
- Conteggio del numero di 1
  - data una sequenza con lunghezza  $L$  e  $k$  uni è indistinguibile da  $\binom{L}{k}$  altre sequenze

$$\text{probabilità di alias} = \frac{\binom{L}{k} - 1}{2^L - 1}$$


- Conteggio del numero di transizioni
  - data una sequenza con lunghezza  $L$  e  $k$  transizioni è indistinguibile da  $2\binom{L}{k}$  altre sequenze

$$\text{probabilità di alias} = \frac{2\binom{L}{k} - 1}{2^L - 1}$$

## Ones count vs transition count

- In entrambi i casi bisogna massimizzare o minimizzare il conteggio in modo da ridurre il prodotto binomiale
- Chiaramente questo può ridurre la copertura
- Nel caso del transition count è possibile riorganizzare le sequenze cosa che non è possibile nel conteggio di uni
  - ad esempio la sequenza di uscita 00010 10011 01011 00100 ha  $L = 20$  e  $k = 8$
  - nel conteggio degli uni si ha una probabilità di alias pari 0.12
  - nel conteggio di transizioni si ha 0.24
  - se però si riordina la sequenza di test come 00000 00000 00111 11111 si ha 0.000036
- Questa riorganizzazione però rende chiaramente la sequenza efficace solo rispetto a guasti statici e non a stuck-open o transition faults

- Tecnica sviluppata in HP per il collaudo sul campo di schede che viene denominata **signature analysis**
- I bit di uscita del circuito sono trattati come i coefficienti di un polinomio
- L'LFSR divide tale polinomio in ingresso per il suo polinomio caratteristico
- Il resto della divisione rimane nell'LFSR come signature
- L'LFSR va inizializzato a un valore noto prima del collaudo e una volta eseguito il collaudo il suo contenuto va confrontato con la signature corretta



input polynomial	input	state $Q_3 Q_2 Q_1 Q_0$	output polynomial	
	0	0000		stato iniziale
$x^{10}$	1	0000		
	0	1000		
$x^8$	1	0100		
$x^7$	1	1010		
	0	0101	$x^6$	
	0	1010		
$x^4$	1	1101	$x^4$	
	0	0110		
$x^2$	1	1011	$x^2$	
$x^1$	1	1101	$x^1$	
	0	0110		resto

polinomio caratteristico  
 $d = x^4 + x + 1$

polinomio di ingresso  
 $p = 0x^{11} + 1x^{10} + 0x^9 + 1x^8 + 1x^7 + 0x^6 + 0x^5 + 1x^4 + 0x^3 + 1x^2 + 1x + 0 = x^{10} + x^8 + x^7 + x^4 + x^2 + x$

polinomio di uscita  
 $q = x^6 + x^4 + x^2 + x$


resto  
 $r = x^3 + x^2$

si può verificare che  
 $p = qd + r$

## Multiple Input Shift Register (MISR)

## MISR

- La probabilità di alias diminuisce con l'aumentare del numero di FF utilizzati
- Utilizzare uno LFSR di dimensioni ragionevoli per ciascuna uscita implica un hardware overhead notevole
- Soluzione: MISR che compatta tutte le uscite con un unico LFSR
  - funziona perché l'LFSR è lineare e vale il principio di sovrapposizione
  - sovrappone tutte le risposte come se entrassero in un LFSR a ingresso singolo
  - il resto finale, che è la signature, è l'XOR dei resti delle divisioni polinomiale degli ingressi provenienti dai vari PO per il polinomio caratteristico



$$\begin{bmatrix} x_0(t+1) \\ x_1(t+1) \\ \vdots \\ \vdots \\ x_{n-3}(t+1) \\ x_{n-2}(t+1) \\ x_{n-1}(t+1) \end{bmatrix} = \begin{bmatrix} 0 & 1 & 0 & \dots & 0 & 0 \\ 0 & 0 & 1 & \dots & 0 & 0 \\ \cdot & \cdot & \cdot & \cdot & \cdot & \cdot \\ \cdot & \cdot & \cdot & \cdot & \cdot & \cdot \\ \cdot & \cdot & \cdot & \cdot & \cdot & \cdot \\ 0 & 0 & 0 & \dots & 1 & 0 \\ 0 & 0 & 0 & \dots & 0 & 1 \\ 1 & h_1 & h_2 & \dots & h_{n-2} & h_{n-1} \end{bmatrix} \begin{bmatrix} x_0(t) \\ x_1(t) \\ \cdot \\ \cdot \\ \cdot \\ x_{n-3}(t) \\ x_{n-2}(t) \\ x_{n-1}(t) \end{bmatrix} + \begin{bmatrix} d_0(t) \\ d_1(t) \\ \cdot \\ \cdot \\ \cdot \\ d_{n-3}(t) \\ d_{n-2}(t) \\ d_{n-1}(t) \end{bmatrix}$$

- Componente per pseudorandom testing in grado di
  - funzionare come un normale registro
  - funzionare come uno shift-register per inizializzare il componente ed estrarre la signature
  - funzionare come un LFSR per generare sequenze pseudo casuali
  - funzionare da MISR per raccogliere la signature

BILBO

Pseudorandom testing con BILBO

$B_1 B_2$	operazione
00	SR
01	LFSR
10	R
11	MISR

Codifica delle operazioni:

